描述
ADS41Bx9是低功率ADS4xxx模拟 - 数字转换器（ADC）家族的成员，具有集成模拟输入缓冲器。这些器件采用创新的设计技术来实现高动态性能，并且功耗低。模拟输入引脚有缓冲器，具有在宽的频率范围内保持恒定的性能和输入阻抗的好处。该设备是适合用于多载波，宽频带通信应用如PA线性化。
该ADS41Bx9具备的功能，如数字增益和偏移校正。增益选项可用于改善在较低的满量程输入范围SFDR性能，尤其是在高输入频率。集成DC偏移校正回路可用于估计和消除ADC失调。在较低的采样速率，ADC自动地在性能没有损失按比例缩小的功率。
该器件支持双倍数据速率（DDR）低电压差分信号（LVDS）和并行CMOS数字输出接口。在DDR LVDS接口（最高500 Mbps）的的低数据率使得使用低成本的现场可编程门阵列（FPGA）的接收器成为可能。该装置具有可用于进一步降低功耗低摆幅LVDS模式下。在LVDS输出缓冲器的强度，也可以增加以支持50-Ω差分匹配。
这些器件采用紧凑的VQFN-48封装，在整个工业温度范围（-40°C至+ 85°C）指定。
特性
●ADS41B49：14位，250 MSPS
●ADS41B29：12位，250 MSPS
●集成高阻抗
●模拟输入缓冲器：
○ 输入电容：2 pF的
○ 200-MHz的输入电阻：3千欧
●最大采样率：250 MSPS
●低功耗：
○ 1.8-V模拟电源：180毫瓦
○ 3.3-V缓冲电源：96毫瓦
○ I / O电源：135毫瓦（DDR LVDS）
●高动态性能：
○ 信噪比：69 dBFS的在170兆赫
○ SFDR：82.5 dBc的在170兆赫
●输出接口：
○ 双倍数据速率（DDR）LVDS与可编程Swing和强度：
○ 标准Swing：350毫伏
○ 低摆幅：200毫伏
○ 默认强度：100Ω终端
○ 2X强度：50Ω终端
○ 1.8-V CMOS并行接口也支持
● 为SNR可编程增益，SFDR权衡
● 直流偏移校正
● 支持低输入时钟幅度
● 封装：VQFN-48（7毫米×7 MM）
